

Universidad San Carlos de Guatemala
Facultad de ingeniería.
Ingeniería en ciencias y sistemas



FIUSAC
FACULTAD DE INGENIERÍA
UNIVERSIDAD DE SAN CARLOS DE GUATEMALA



Título del Práctica: Visualizador de 7 Segmentos.

PONDERACIÓN: 7.5 pts

 **Tiempo estimado: 18 hrs**

1. MARCO FORMATIVO	3
1.1. Valor	3
1.2. Competencia(s)	3
1.3. Objetivo SMART	3
2. Enunciado de la Práctica	4
3.1 Descripción del problema a resolver	4
3.2 Alcance de la práctica	4
3.3 Entregables	4
3. Material de apoyo	6
6. Recursos y herramientas a utilizar	7
7. Cronograma	7
8. Rúbrica de Calificación	7
8.1 Requisitos para optar a la calificación	7
8.2 Resumen de Puntuaciones	9
8.5 Comentarios Generales	9
Detalle de la Calificación	11

1. MARCO FORMATIVO

1.1. Valor

Nombre del valor	¿Cómo se aplica en tu laboratorio?
Originalidad del Trabajo	Cada estudiante o equipo debe desarrollar su propio código y/o documentación, aplicando los conocimientos adquiridos en el curso.
Uso Responsable de Recursos Externos	El uso de bibliotecas, frameworks y ejemplos de código externos está permitido, siempre y cuando se referencian correctamente y se comprendan plenamente. (Consultar con el catedrático su política)

1.2. Competencia(s)

Tipo de Competencia	
Competencia General	El estudiante diseña e implementa funciones booleanas simplificadas mediante mapas de Karnaugh y álgebra booleana, aplicando términos mínimos y máximos para optimizar circuitos combinacionales en sistemas de visualización digital.
Competencia Específica	El estudiante fabrica compuertas lógicas básicas (AND, OR, NOT, NAND, NOR) utilizando transistores bipolares y resistencias sobre placas de circuito impreso, integrando estos elementos con compuertas TTL para crear sistemas híbridos de lógica digital.

1.3. Objetivo SMART

SMART	Definición	Objetivo redactado
Específico (¿Qué?)	El objetivo es concreto y tangible.	Los estudiantes serán capaces de diseñar e implementar un sistema físico funcional de visualización mediante displays de 7 segmentos bidireccional (normal y espejo), aplicando lógica combinacional con compuertas transistorizadas en PCB y compuertas TTL en protoboard.
Medible (¿Cuánto?)	El objetivo tiene una medida objetiva de éxito.	Lograr un sistema completamente funcional con al menos 3 funciones en 4 placas PCB etiquetadas, utilizando términos mínimos para el display de cátodo común y términos máximos para el display de ánodo común, validado mediante simulación en Proteus y pruebas físicas en laboratorio.

Alcanzable (¿Cómo?)	El objetivo debe ser posible con los recursos disponibles.	Utilizando las herramientas de laboratorio disponibles en clase: simulador Proteus para diseño, placas de circuito impreso para compuertas transistorizadas, protoboard para compuertas TTL, componentes electrónicos (LEDs, resistencias, transistores), y mapas de Karnaugh para simplificación booleana
Realista (¿Para qué?)	El objetivo contribuye a metas más amplias.	Con habilidades prácticas que fortalezcan la formación en electrónica digital, diseño de circuitos combinacionales y fabricación de sistemas físicos, preparándose para cursos más avanzados en arquitectura de computadoras y sistemas embebidos.
A Tiempo (¿Cuándo?)	El objetivo tiene fecha límite o mejor aún un cronograma de hitos de progreso	Cumplir este aprendizaje en un plazo de 14 días con aproximadamente 18 horas de trabajo, entregando el repositorio GitHub, archivo .pdsprj, documentación PDF y prototipo físico funcional para la fecha de calificación establecida.

2. Enunciado de la Práctica

Desarrollar un sistema físico funcional que permita simular un visualizador de 7 segmentos bidireccional (normal y espejo), aplicando los conceptos de lógica combinacional, electrónica digital y diseño de circuitos.

2.1 Descripción del problema a resolver

La presente práctica tiene como finalidad el diseño e implementación de un sistema de visualización mediante **displays de 7 segmentos creados a partir de luces led y funciones booleanas**, orientado a simular el funcionamiento del display. Este sistema deberá mostrar una palabra personalizada de 8 caracteres (letras y/o números) tanto en su forma normal como en espejo, facilitando la lectura desde distintos puntos de vista en una intersección urbana. Mínimo 2 números y solo se puede repetir 1 letra o número

Ejemplos de palabras

- feliz123 es válido
- system32 es válido porque solo se repite 2 veces la s
- triunfo1 no es válido, solo incluye 1 número


- orga2026 es válido porque solo se repite 2 veces el 2
- orga2022 no es válido porque se repite 3 veces el 2
- pepa2026 no es válido porque se repiten 2 veces la p y el 2

Para su implementación, el sistema se divide en dos componentes principales:


- **Visualización frontal (normal):** se utilizará un display de 7 segmentos de tipo cátodo común, cuya lógica será implementada a partir de **términos mínimos**.
- **Visualización trasera (espejo):** se emplea un display de tipo ánodo común, programado mediante **términos máximos** que generen la inversión deseada.

En el diseño del display de 7 segmentos, los segmentos **a, c, d, f y g** se implementarán mediante compuertas lógicas transistorizadas. De estos, dos segmentos, a elección del grupo, deberán fabricarse sobre placas de circuito impreso (PCB) diseñadas y realizadas conforme a estándares de fabricación electrónica. Los segmentos transistorizados restantes, al igual que los segmentos **b, e y el punto decimal (pt)**, implementados con compuertas lógicas TTL, se montan exclusivamente sobre protoboard para facilitar prototipado y depuración.

Esta distribución asegura la combinación de técnicas de integración híbrida, optimizando tanto la precisión de señal en PCB como la flexibilidad experimental en protoboard.d.



Datasheet de un Display de 7 Segmentos



Ejemplo del Display de 7 Segmentos Construido en Proteus



Ejemplo de la maqueta

2.2 Alcance de la práctica

Obligatorio:

- Diseño e implementación física completa de un sistema de visualización bidireccional con displays de 7 segmentos que muestre una palabra personalizada de 8 caracteres
- Construcción de un display frontal (normal) con cátodo común implementado mediante términos mínimos usando lógica combinacional
- Construcción de un display trasero (espejo) con ánodo común implementado mediante términos máximos
- Desarrollo de al menos 2 funciones booleanas con compuertas lógicas transistorizadas montadas en 2 placas PCB etiquetadas con formato

G#_S1_2026. Debe realizarse una placa para la parte frontal y otra placa para el espejo.

- Implementación de los segmentos a, c, d, f y g con compuertas transistorizadas.
- Implementación de los segmentos b, e y punto decimal (pt) con compuertas TTL sobre protoboard
- Simplificación de funciones booleanas mediante mapas de Karnaugh para cada segmento
- Simulación completa en Proteus con archivo .pdsprj consolidado (sin divisiones por módulos)
- Documentación técnica en PDF que incluya: funciones booleanas, mapas de Karnaugh, diagramas de circuito, presupuesto detallado, aportes individuales y conclusiones
- Repositorio GitHub (ORGA_1S2026_G#) organizados en carpetas según la actividad (Práctica #) con toda la documentación, archivos de simulación, fotografías del montaje y diagramas.
- Validación funcional mediante pruebas físicas en laboratorio que demuestren el encendido correcto de todos los segmentos

2.3 Requerimientos técnicos

Los estudiantes deberán utilizar el simulador Proteus para diseñar el circuito combinacional completo en un solo archivo con extensión .pdsprj, sin divisiones modulares. La implementación física de la lógica se realizará mediante compuertas lógicas transistorizadas para los segmentos a, c, d, f y g, fabricadas sobre placas de circuito impreso (PCB) correctamente etiquetadas, y compuertas TTL montadas en protoboard para los segmentos b, e y punto decimal.

El sistema debe incluir dos tipos de displays de 7 segmentos: un display de cátodo común para la visualización frontal implementado con términos mínimos (lógica positiva), y un display de ánodo común para la visualización trasera en espejo implementado con términos máximos (lógica negativa). La simplificación de las funciones booleanas se realizará mediante mapas de Karnaugh para optimizar cada uno de los 7 segmentos del display.

Los componentes electrónicos permitidos incluyen únicamente aquellos listados en el enunciado: resistencias, transistores para las compuertas transistorizadas, compuertas TTL de la serie 74xx, LEDs para construir los displays, cables de conexión, fuentes de alimentación y materiales para fabricación de PCB. Finalmente, deberán elaborar un informe técnico en formato PDF siguiendo la estructura especificada (carátula, introducción, objetivos, contenido técnico, aportes individuales, conclusiones y anexos), y organizar toda la documentación, archivos de simulación, fotografías del montaje físico y diagramas en un repositorio de GitHub .

2.4 Listado de Usuarios GitHub de Tutores Académicos

Sección	Usuarios
A	SUY2407 - HenryD11703
B	
C	RonyMiguel, melvin-v

3. Entregables

Para la evaluación completa de la práctica, cada grupo deberá presentar los siguientes entregables, respetando el formato, los medios de entrega y los requisitos establecidos:

Tipo	Descripción
Archivo de Simulación	Archivo con extensión .pdsprj generado en Proteus, que contenga el circuito combinacional completo y funcional en un solo archivo.
Documento Técnico	Informe en PDF que incluya carátula, introducción, objetivos, funciones booleanas, mapas de Karnaugh, diagramas de diseño, materiales utilizados, presupuesto, roles del equipo y conclusiones.

Repositorio en GitHub	Repositorio con el nombre ORGA_1S2026_G#, que incluya el archivo de simulación, la documentación en PDF, fotografías del circuito físico y diagramas de diseño.
Diagrama de PCB y Montaje	Archivos y fotografías que evidencien el diseño del circuito impreso (PCB) y el montaje en protoboard.
Enlace de Entrega	Enlace oficial en la plataforma que corresponda (UEDI o classroom) que apunte al repositorio de GitHub con todos los materiales consolidados.


4. Material de apoyo

- Morris Mano, M. (3ra Edición). *Diseño Digital*.
- Documentación oficial de Proteus
- Apuntes sobre lógica digital y mapas de Karnaugh.
- Tutoriales de simulación de circuitos en YouTube (ej. *Electrónica FP* o *Sistemas Digitales*).

5. Recursos y herramientas a utilizar

- **Software:** Proteus, Logisim, Multisim.
- **Plataformas:** GitHub (para repositorio), UEDI o Classroom (para entrega).
- **Lecturas recomendadas:** manuales de diseño digital, prácticas de laboratorio de circuitos combinacionales, documentación sobre compuertas TTL.

- Abecedario admitido



- Componentes permitidos:

Nombre del componente	Código / Especificación
Compuerta AND	74LS08
Compuerta OR	74LS32
Compuerta NOT	74LS04
Compuerta XOR	74LS86
Transistores NPN/PNP	2N2222A
Resistencias	Diversos valores sin diseño
DIP Switch	Configurador de entrada manual
LED (diodo emisor de luz)	Indicador visual para segmentos

6. Cronograma

Tarea	Fecha
Asignación de la práctica / Entrega del enunciado	14/02/2026
Fecha de entrega	28/02/2026
Fecha de calificación	28/02/2026

7. Rúbrica de Calificación

7.1 Requisitos para optar a la calificación

Tema	Descripción	Cumple (Sí/No)
Cumplimiento de la tecnología establecida	El circuito debe implementarse en Proteus (.pdsprj) y probarse en simulador.	
Uso de herramientas requeridas	Uso de compuertas TTL y transistorizadas en protoboard/PCB.	
Gestión y entregas de práctica	Repositorio en GitHub con archivo de simulación, documentación y fotografías del montaje.	
Documentación obligatoria	Documento técnico en PDF con K-map, funciones booleanas, diagramas y conclusiones.	
Pruebas y funcionalidad mínima	Validación de encendido correcto de los segmentos (cátodo y ánodo comunes).	

7.2 Resumen de Puntuaciones

Área	Puntos Totales	Puntos Obtenidos
1. Habilidades		
Documentación	10	
Simulación de Proteus	15	
Aplicación de lógica combinacional	15	
Sub-Total Habilidades	40	
2. Conocimiento		
Funcionamiento correcto – Display Cátodo Común	25	
Funcionamiento correcto – Display ánodo Común (Espejo)	25	
Preguntas	10	
Sub-Total Conocimiento	60	
TOTAL	100	

7.3 Comentarios Generales

Detalle de la Calificación

	Criterio/Nivel			Nivel de evaluación		
No.	Criterio de evaluación	Punteo maximo		Satisfactorio 100% - 61%	Necesita mejorar 60% - 0%	Punteo Obtenido
1	Habilidades	40				
1.1	Documentación	10	Descripción	La documentación está completa, organizada y presenta los elementos solicitados con claridad.	La documentación es incompleta, desordenada o carece de los elementos requeridos.	
			Rango del punteo	10 - 6/	5 - 0/	
1.2	Simulación en Proteus	15	Descripción	El archivo .pdsprj está completo, consolidado en un solo archivo, el circuito simula correctamente ambos displays (cátodo y ánodo común), y todas las funciones booleanas están correctamente implementadas.	El archivo .pdsprj está incompleto, dividido en módulos, el circuito no simula correctamente, o faltan funciones booleanas implementadas.	
			Rango del punteo	15 - 9/	8 - 0/	

1.3	Aplicación de lógica combinacional (términos mínimos y máximos)	15	Descripción	Las funciones booleanas fueron correctamente simplificadas mediante mapas de Karnaugh, el display cátodo común utiliza términos mínimos, el display ánodo común utiliza términos máximos, y se demuestra comprensión de la diferencia entre lógica positiva y negativa.	Las funciones booleanas no fueron simplificadas correctamente, no se utilizaron mapas de Karnaugh adecuadamente, se invirtieron los términos mínimos/máximos.	
			Rango del punteo	15 - 9/	8 - 0/	
	Sub-Total de Puntos					
2	Conocimientos	60				
2.1	Funcionamiento correcto – Display Cátodo Común	25	Descripción	El display funciona de manera correcta, mostrando todos los segmentos y el punto decimal sin errores. La lógica combinacional implementada con términos mínimos es correcta y cada segmento enciende según corresponde	El display no enciende adecuadamente, muestra segmentos erróneos o no cumple con la lógica de funcionamiento. Los términos mínimos no fueron aplicados correctamente.	
			Rango del punteo	25 - 15/	14 - 0/	
2.2	Funcionamiento correcto – Display Ánodo Común (Espejo)	25	Descripción	El display funciona de manera correcta, mostrando todos los segmentos y el punto decimal sin errores. La lógica combinacional implementada con términos mínimos es correcta y cada segmento enciende según corresponde	El display no enciende adecuadamente, muestra segmentos erróneos o no cumple con la lógica de funcionamiento. Los términos mínimos no fueron aplicados correctamente.	

			Rango del punteo	25 - 15/	14 - 0/	
2.3	Preguntas	10	Descripción	Los estudiantes responden todas o 3 preguntas con muestra completa de comprensión: incluye ejemplos explícitos, compara lógica positiva/negativa, y propone implementación sin errores (máx. puntuación por pregunta).	Los estudiantes responden 2 o menos preguntas correctamente, o con errores graves: muestra comprensión incompleta, omite ejemplos, compara inadecuadamente o propone implementación errónea (puntuación reducida por pregunta).	
			Rango del punteo	10 - 7.5/	5 - 0/	
	Sub-Total de Puntos	100				
	Total	100				